PAT-NO:

JP408055979A

DOCUMENT-IDENTIFIER: JP 08055979 A

TITLE:

HETERO JUNCTION FIELD-EFFECT

TRANSISTOR

PUBN-DATE:

February 27, 1996

INVENTOR - INFORMATION:

NAME

ANDO, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP06192356

APPL-DATE: August 16, 1994

INT-CL (IPC): H01L029/778, H01L021/338, H01L029/812

ABSTRACT:

PURPOSE: To provide an FET wherein good ohmic contact can be farmed by nonalloy by reducing a contact resistance through an InAlAs layer without lowering sheet carrier concentration in an InAlAs/InGaAs hetero junction FET.

CONSTITUTION: A lamination structure of a nondoped InAlAs buffer layer, a nondoped InGaAs channel layer 2 wherein two-dimensional . electron gas is stored, InAlAs electron supply layers 3, 4, 5 including an n-type layer, a nondoped InAlAs Schottky layer (87, a first cap layer 7 of n-type InAlAs, a second cap layer 8 and a third cap layer 9 of n-type InGaAs is formed on a semiinsulating
InP substrate 10. If nondoped Inlays or n-type In(AlGa)As
is adopted for the
second cap layer 8, potential barrier in a cap layer
interface lowers and
contact resistivity between a gap layer and a channel layer
can be reduced to a
10<SP>-7</SP>Ωcm<SP>2</SP> mark.

COPYRIGHT: (C) 1996, JPO

[Detailed Description of the Invention] [0001]

[Industrial Application] this invention relates to the heterojunction field-effect transistor (it abbreviates to FET Field-Effect Transistor and the following) applied to a millimeter wave microwave transceiver system or a high-speed digital circuit. [0002]

[Description of the Prior Art] <u>Drawing 9</u> is structural drawing of heterojunction FET by the Prior art. such heterojunction FET -- Akasaki and others [for example,] (T. Akazaki) -- the [U.S. electrical-and-electric-equipment electronic engineer society (IEEE) electron device Letters (ElectronDevice Lett.) and] -- it is reported in EDL-13 volume, 325 pages, and 1992

[0003] In drawing 10 A half-insulation (it abbreviates to Semi-insulating and following S.I.) InP substrate, The non dope InAlAs layer from which 91 constitutes a buffer layer, the non dope InGaAs layer from which 92 constitutes a channel layer, The non dope InAlAs layer from which 93 constitutes a spacer layer, and 94 Si planar dope layer, The non form InAlAs layer from which 95 constitutes an electronic supply layer, the non dope InAlAs layer from which 96 constitutes a Schottky layer, and 97 and 99 are cap layers, and it is respectively constituted by the n form InAlAs layer and the n form InGaAs layer. On the n form InGaAs cap layer 99, source electrode 11S and drain electrode 11D is formed of vacuum evaporationo, and ohm nature contact in the channel layer 92 is taken. Moreover, the gate electrode 12 is formed of vacuum evaporationo on the Schottky layer 96 front face exposed to the field inserted into source electrode 11S and drain electrode 11D by carrying out etching removal of a part of epitaxial layer.

[0004] The conduction band profile between the n form InGaAs cap layer 99 of such heterojunction FET and the non dope InAlAs buffer layer 91 is shown in drawing 10. In such heterojunction FET, since it has the n form InAlAs layer 97 between the non dope InAlAs Schottky layer 96 and the n form InGaAs cap layer 99 and the potential barrier accompanying the conduction band discontinuity in a cap layer interface becomes a parabolic, it is possible for the tunnel current which efficiency barrier thickness was reduced compared with the case where the n-InGaAs layer 99 is formed in contact with the non dope InAlAs layer 96, and minded the InAlAs layer to become easy to flow, and to take ohmic contact with a non alloy.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-55979

(43)公開日 平成8年(1996)2月27日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/778

21/338 29/812

9171 -4M

H01L 29/80

Н

審査請求 有 請求項の数3 OL (全 8 頁)

(21)出願番号

特顧平6-192356

(22)出廣日

平成6年(1994)8月16日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 安藤 裕二

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 ヘテロ接合電界効果トランジスタ

(57)【要約】

【目的】 InAlAs/InGaAs系のヘテロ接合 FETにおいて、シートキャリア濃度を低下させること なくInAlAs層を介した接触抵抗を低減し、ノンア ロイで良好なオーミック接触を形成できるFETを提供 する。

【構成】 半絶縁性InP基板10上に、ノンドープInAlAsバッファ層、二次元電子ガスが蓄積されるノンドープInGaAsチャネル層2、n形層を含むInAlAs電子供給層3、4、5、ノンドープInAlAsショットキー層6、n形InAlAsの第一のキャップ層7、第二のキャップ層8、n形InGaAsの第三のキャップ層9の積層構造とする。第二のキャップ層8にノンドープInGaAsまたはn形In(AlGa)Asを採用すれば、キャップ層界面でのポテンシャルバリヤが低下しキャップ層とチャネル層間の接触抵抗率を10-7Ωcm²台にまで低減できる。



【特許請求の範囲】

【請求項1】半絶縁性InP基板上に、ノンドープIn AlAsバッファ層、二次元電子ガスが蓄積されるノン ドープInGaAsチャネル層、少なくとも一層のn形 層を含むInAlAs電子供給層、ノンドープInAl Asショットキー層、キャップ層が順次形成された多層 ヘテロ構造と、前記キャップ層に接触するソース電極お よびドレイン電極と、該ソース電極およびドレイン電極 に挟まれて前記ノンドープInAIAsショットキー層 に接触するゲート電極とを具備するヘテロ接合電界効果 10 トランジスタであって、前記キャップ層が少なくとも一 層のn形層を含むInAlAsからなる第一のキャップ 層、ノンドープInGaAsからなる第二のキャップ 層、n形InGaAsからなる第三のキャップ層の積層 構造であると共に前記第二のキャップ層の膜厚を3m以 上10m以下とすることを特徴とするヘテロ接合電界効 果トランジスタ。

【請求項2】半絶縁性InP基板上に、ノンドープIn AlAsバッファ層、二次元電子ガスが蓄積されるノンドープInGaAsチャネル層、少なくとも一層のn形 20 層を含むInAlAs電子供給層、ノンドープInAl Asショットキー層、キャップ層が順次形成された多層へテロ構造と、前記キャップ層に接触するソース電極およびドレイン電極と、該ソース電極およびドレイン電極に挟まれて前記ノンドープInAlAsショットキー層に接触するゲート電極とを具備するへテロ接合電界効果トランジスタであって、前記キャップ層が少なくとも一層のn形層を含むInAlAsからなる第一のキャップ層、n形In(Aly Gai-y) As(0<y<1)からなる第二のキャップ層、n形InGaAsからなる第30三のキャップ層の積層構造であることを特徴とするへテロ接合電界効果トランジスタ。

【請求項3】半絶縁性InP基板上に、ノンドープIn A1Asバッファ層、二次元電子ガスが蓄積されるノン ドープInGaAsチャネル層、少なくとも一層のn形 層を含むInAlAs電子供給層、ノンドープInAl Asショットキー層、キャップ層が順次形成された多層 ヘテロ構造と、前記キャップ層に接触するソース電極お よびドレイン電極と、該ソース電極およびドレイン電極 に挟まれて前記ノンドープInAIAsショットキー層 40 に接触するゲート電極とを具備するヘテロ接合電界効果 トランジスタであって、前記キャップ層が少なくとも一 層のn形層を含むInAlAsからなる第一のキャップ 層、n形In (Aly Gai-y) Asからなる第二のキ ャップ層、n形InGaAsからなる第三のキャップ層 の積層構造であると共に前記第二のキャップ層のA1組 成比yは前記第一のキャップ層から前記第三のキャップ 層に向かうと共に1から0に徐々に減少することを特徴 とするヘテロ接合電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はミリ波マイクロ波送受信システムや高速ディジタル回路に応用されるヘテロ接合電界効果トランジスタ(Field-Effect Transistor、以下、FETと略する)に関する。

2

[0002]

【従来の技術】図9は従来の技術によるヘテロ接合FETの構造図である。このようなヘテロ接合FETは、例えば、赤崎(T. Akazaki)らによって米国電気電子技術者学会(IEEE)エレクトロン・デバイス・レターズ(ElectronDevice Lett.)、第EDL-13巻、325頁、1992年に報告されている。

【0003】図において、10は半絶縁性(Semiinsulating、以下S. I.と略する) InP 基板、91はバッファ層を構成するノンドープ I n A 1 As層、92はチャネル層を構成するノンドープInG aAs層、93はスペーサ層を構成するノンドープIn AlAs層、94はSiプレーナドープ層、95は電子 供給層を構成するn形InAlAs層、96はショット キー層を構成するノンドープInAlAs層、97と9 9はキャップ層であり各々n形InAlAs層、n形I -nGaAs層によって構成されている。 n形 I nGaA sキャップ層99上にはソース電極11Sとドレイン電 極11Dが蒸着により形成されチャネル層92とのオー ム性接触をとってある。また、ソース電極118とドレ イン電極11Dに挟まれた領域にはエピタキシャル層の 一部をエッチング除去して露出されたショットキー層9 6表面上にゲート電極12が蒸着により形成されてい

【0004】このようなヘテロ接合FETのn形InGaAsキャップ層99とノンドープInAlAsバッファ層91の間における伝導帯プロファイルを図10に示す。このようなヘテロ接合FETではノンドープInAlAsショットキー層96とn形InGaAsキャップ層99の間にn形InAlAs層97を有するためキャップ層界面における伝導帯不連続に伴うポテンシャルバリヤが放物線状になるため、ノンドープInAlAs層96に接してn-InGaAs層99を形成した場合と比べて実効的なバリヤ厚さが低減されInAlAs層を介したトンネル電流が流れ易くなりノンアロイでオーミック接触をとることが可能である。

[0005]

【発明が解決しようとする課題】従来技術によるヘテロ接合FETではn-InGaAs/n-InAlAsニ層構造を有するキャップ層を設けることによってノンアロイオーミック接触を形成できた。しかしながら、InAlAs/InGaAsヘテロ界面における伝導帯不連50続が約0.5eVと大きいため、InAlAs層97と

InGaAs層99の界面にポテンシャルバリヤが形成 され、キャップ層-チャネル層間の接触抵抗率(pc) を十分には低減できなかった。一般に、低抵抗なキャッ プ層を有するヘテロ接合FETの接触抵抗(Rc)はチ*

 $Rc = (rs \rho c)^{0.5} coth (d/Lr)$

ここで、dは電極の長さ、L₁ = (ρ_c / r_s) 0.5 は トランスファー長である。通常、dがLr より十分長い ので、Rc ≒ (rs ρc) 0.5 となる。それ故、オーミ ック電極におけるρc の増加はRc の増大につながり、 数の劣化を生じていた。

【0007】本発明の目的は、InAlAs/InGa As系のヘテロ接合FETにおいてキャップ層界面での ポテンシャルバリヤを低下させることにより、キャリア 濃度を低下させることなく即ちrs を劣化することな く、pc を低下し素子の寄生抵抗を低減することであ る.

[0008]

【課題を解決するための手段】本発明によれば、半絶縁 性InP基板上に、ノンドープInAlAsバッファ 層、二次元電子ガスが蓄積されるノンドープInGaA sチャネル層、少なくとも一層のn形層を含む InAl As電子供給層、ノンドープInAlAsショットキー 層、キャップ層が順次形成された多層へテロ構造と、前 記キャップ層に接触するソース電極およびドレイン電極 と、該ソース電極およびドレイン電極に挟まれて前記ノ ンドープInAlAsショットキー層に接触するゲート 電極とを具備するヘテロ接合電界効果トランジスタであ って、前記キャップ層が少なくとも一層のn形層を含む InA1Asからなる第一のキャップ層、ノンドープ I 30 nGaAsからなる第二のキャップ層、n形InGaA sからなる第三のキャップ層の積層構造であると共に前 記第二のキャップ層の膜厚を3m以上10m以下とする ことを特徴とするヘテロ接合電界効果トランジスタが得 られる。

【0009】また、半絶縁性InP基板上に、ノンドー プInAlAsバッファ層、二次元電子ガスが蓄積され るノンドープInGaAsチャネル層、少なくとも一層 のn形層を含むInAlAs電子供給層、ノンドープI nAlAsショットキー層、キャップ層が順次形成され 40 た多層へテロ構造と、前記キャップ層に接触するソース 電極およびドレイン電極と、該ソース電極およびドレイ ン電極に挟まれて前記ノンドープInA1Asショット キー層に接触するゲート電極とを具備するヘテロ接合電 界効果トランジスタであって、前記キャップ層が少なく とも一層のn形層を含むInAlAsからなる第一のキ ャップ層、n形In(Aly Gai-y)As(0<y< 1)からなる第二のキャップ層、n形InGaAsから なる第三のキャップ層の積層構造であることを特徴とす るヘテロ接合電界効果トランジスタが得られる。

*ャネル層のシート抵抗 (rs)と pc を用いて次のよう に表される。

[0006]

(1)

※【0010】さらに、半絶縁性InP基板上に、ノンド ープInA1Asバッファ層、二次元電子ガスが蓄積さ れるノンドープInGaAsチャネル層、少なくとも一 層のn形層を含むInAlAs電子供給層、ノンドープ ソース抵抗、ドレイン抵抗が増大して電力利得や雑音指 10 InA1Asショットキー層、キャップ層が順次形成さ れた多層へテロ構造と、前記キャップ層に接触するソー ス電極およびドレイン電極と、該ソース電極およびドレ イン電極に挟まれて前記ノンドープInA1Asショッ トキー層に接触するゲート電極とを具備するヘテロ接合 電界効果トランジスタであって、前記キャップ層が少な くとも一層のn形層を含むInAlAsからなる第一の キャップ層、n形In (Aly Gai-y) Asからなる 第二のキャップ層、n形InGaAsからなる第三のキ ャップ層の積層構造であると共に前記第二のキャップ層 のA 1 組成比yは前記第一のキャップ層から前記第三の 20 キャップ層に向かうと共に1から0に徐々に減少する (連続的に減少してもよいし、段階的に減少してもよ い) ことを特徴とするヘテロ接合電界効果トランジスタ が得られる。

[0011]

【作用】不純物濃度が高くなり近接不純物原子同士が相 互に影響し合うようになると、離散的な不純物準位が帯 状になることが知られている。n形InGaAsでは不 純物濃度が5×10¹⁷cm³ 程度以上からキャリア縮退が 始まり、不純物バンドが形成される。それ故、n形In AlAs層97に接してn形InGaAs層99が設け られた従来のヘテロ接合FETでは、n形InGaAs 層99のn形InAlAs層97とのヘテロ界面近傍に 電子蓄積層が形成されても、n形InGaAs層99に おける状態密度の高い不純物パンドによってフェルミレ ベルがピニングされてバンド湾曲が小さく、n形InA 1As層97におけるポテンシャルバリヤが十分に降下 しなかった。

【0012】そこで、本発明ではn形InAlAs層9 7 (第一のキャップ層) とn形 I n GaAs 層 9 9 (第 三のキャップ層)との界面にノンドープInGaAsス ペーサ層(第二のキャップ層)を挿入する。ノンドープ InGaAsスペーサ層中には電子蓄積層が形成される が、この層には不純物バンドが形成されないのでフェル ミレベルが上昇してバンドが湾曲し、ポテンシャルバリ ヤの降下が助長され、InAIAs層を介したトンネル 電流が流れ易くなる。ノンドープInGaAsスペーサ 層の膜厚としては電子蓄積層の実効厚程度(3㎜~10 nm)が必要で、更に望ましくは5nm以上8nm以下であれ **※50 ばよい。**

【0013】また、本発明ではn形InAlAs層97 (第一のキャップ層)とn形InGaAsキャップ層9 9 (第三のキャップ層) との界面に中間組成の n形 I n (Aly Gal-y) As層(0<y<1) (第二のキャ ップ層)を挿入する。A1組成比yとして、更に望まし くは0.4以上0.6以下であればよい。In(A1G a) AsはInAlAsより電子親和力が小さく、In GaAsより電子親和力が小さいので、キャップ層界面 に形成される伝導帯スパイクが小さくなってポテンシャ ルバリヤが低下し、トンネル電流が流れ易くなる。

【0014】更に、第二のキャップ層をn形In(Al y Gai-y)As組成グレーディッド層として、第一の キャップ層から第三のキャップ層に向かうにしたがって A1組成比yを1から0に徐々に(連続的または段階 的) に減少させてもよい。この場合には、InAIAs 層とInGaAs層の間に伝導帯スパイクが存在せず、 ポテンシャルバリヤが更に低下するため、トンネル電流 が更に流れ易くなる。

[0015]

【実施例】

(第一の実施例) 図1は本発明によるヘテロ接合FET*

ノンドープInAlAs層1 ノンドープInGaAs層2 ノンドープInA1As層3

*の第一の実施例の構造図である。図において、10は S. І. ІпР基板、1はバッファ層を構成するノンド ープInAlAs層、2はチャネル層を構成するノンド ープInGaAs層、3はスペーサ層を構成するノンド ープInAlAs層、4はSiプレーナドープ層、5は 電子供給層を構成する n形 I n A l A s 層、6はショッ トキー層を構成するノンドープInAlAs層、7、 8、9はキャップ層であり、各々n形InAlAs層 (第一のキャップ層)、ノンドープInGaAs層(第 二のキャップ層)、n形InGaAs層(第三のキャッ 10 プ層) によって構成される。115、110、12は各 々ソース電極、ドレイン電極、ゲート電極である。本実 施例の特徴はn形InAlAsキャップ層7とn形In GaAsキャップ層9の界面にノンドープInGaAs 層8を挿入したことである。

【0016】このようなヘテロ接合FETは以下のよう にして作製される。(100)S. I. InP基板10 上に例えば、分子線エピタキシャル (Molecula rBeam Epitaxy,以下MBEと略する)成 20 長法により、

... 200nm,

...4 Onm.

....3 nm.、

Siプレーナドープ層4 (シート濃度5×10¹²/cm²)

n形InAlAs層5(不純物濃度2×10¹⁸/cm³) ... 15 nm.

ノンドープInAlAs層6 ... 2 Onm.

n形InAlAs層7 (不純物濃度5×1018/cm³) ... 2 Onm. ノンドープInGaAs層8 ...5nm.

n形InGaAs層9(不純物濃度5×10¹⁸/cm³) …20nm、

を順次成長する。

【0017】次に、n形InGaAs層9上に例えばA uGe/Ni/Auなどの金属を蒸着することによりソ ース電極11Sとドレイン電極11Dを形成する。 さら に、ソース電極11Sとドレイン電極11Dによって挟 まれた領域には、例えば、電子ビーム(Electro n Beam、以下EBと略する)露光法により形成し たレジストパタンをマスクとしてエピタキシャル層の一 部をエッチング除去することによりノンドープInAl $As ar{B}6$ 表面を露出し、例えばTi/Pt/Auなどの 40 キャップ層の膜厚(tn)の増加と共にho c が低減さ 金属を蒸着することによってゲート電極12を形成す る。このようにして、図1のようなヘテロ接合FETが 作製される。

【0018】図2は本実施例のn形InGaAsキャッ プ層9とノンドープInAIAsバッファ層1の間にお ける伝導帯プロファイルを示す (実線)。作用の項で述 べたように、ノンドープInGaAs層8(第二のキャ ップ層)中には電子蓄積層が形成されるが、この層には 不純物バンドが形成されないのでフェルミレベルが上昇 してバンドが湾曲し、第一のキャップ層7におけるポテ※50 低減でき、素子の寄生抵抗を低減できる。また、ノンド

※ンシャルバリヤの降下が助長される。その結果、第二の キャップ層の無い従来のヘテロ接合FET(点線)と比 ベてInA1As層を介したトンネル電流が流れ易くな

【0019】図3は本実施例において、第一のキャップ 層7の膜厚を変えたときの室温におけるノンアロイ接触 抵抗率 (ρc) の変化を示す (実線)。点線で示したの は第二のキャップ層の無い従来技術において n形 I n A 1As層97の膜厚を変えたときの結果である。第一の れ、tn が10nm以上では一定値に飽和する。pc の最 小値は従来技術では1. 4×10-6Ωcm² であったの が、本発明によれば9. 0×10⁻⁷Ωcm² と約35%低 下している。一方、ノンドープInGaAsチャネル層 におけるシートキャリア濃度は何れの構造でももの変 化に対してほぼ一定に保たれ(~3.6×1012/c m²)、シート抵抗(rs)は両構造でほぼ同等にな る。これらのことから、本実施例ではrs を増加させる ことなくノンアロイオーミック接触における ρ ε を一層

ープInA1As層6上にゲート電極を形成するためゲ ート耐圧も確保できる。

【0020】(第二の実施例)図4は本発明によるヘテ ロ接合FETの第二の実施例の構造図である。図におい て、10はS. I. InP基板、41はバッファ層を構 成するノンドープInAlAs層、42はチャネル層を 構成するノンドープ In GaAs層、43はスペーサ層 を構成するノンドープInAlAs層、44はSiプレ ーナドープ層、45は電子供給層を構成するn形InA 1 A s 層、46はショットキー層を構成するノンドープ 10 InAlAs層、47、48、49はキャップ層であ *

> ノンドープInAlAs層41 ノンドープInGaAs層42 ノンドープInAlAs層43

*り、各々n形InAlAs層(第一のキャップ層)、n 形In(AlGa)As層(第二のキャップ層)、n形 InGaAs層(第三のキャップ層)によって構成され る。115、110、12は各々ソース電極、ドレイン 電極、ゲート電極である。本実施例の特徴はn形InA 1Asキャップ層47とn形InGaAsキャップ層4 9の界面にn形In (AlGa) As中間組成層48を 挿入したことである。

8

【0021】このようなヘテロ接合FETは以下のよう にして作製される。(100) S. I. In P基板10 上に例えば、MBE成長法により、

> ...200nm ...4 Onm.

...3nm,

Siプレーナドープ層44(シート濃度5×10¹²/cm²)

n形InAlAs層45 (不純物濃度2×10¹⁸/cm³) ---15n2n⊾、

... 2 Onm. ノンドープInAlAs層46

n形InAlAs層47 (不純物濃度5×10¹⁸/cm³) …20nm、

n形In(Alo.5 Gao.5)As層48(不純物濃度5×10¹⁸/cm³)

n形InGaAs層49 (不純物濃度5×1018/cm³) …20nm、

を順次成長する。

【0022】次に、n形InGaAs層49上に例えば AuGe/Ni/Auなどの金属を蒸着することにより ソース電極11Sとドレイン電極11Dを形成する。さ らに、ソース電極11Sとドレイン電極11Dによって 挟まれた領域には、例えば、EB露光法により形成した レジスタパタンをマスクとしてエピタキシャル層の一部 をエッチング除去することによりノンドープInAIA s層46表面を露出し、例えばTi/Pt/Auなどの 30 金属を蒸着することによってゲート電極12を形成す る。このようにして、図4のようなヘテロ接合FETが 作製される。

【0023】図5は本実施例のn形InGaAsキャッ プ層49とノンドープInAlAsバッファ層41の間 における伝導帯プロファイルを示す (実線)。作用の項 で述べたように、In (AlGa) As層 (第二のキャ ップ層)はInAlAs層(第一のキャップ層)より電 子親和力が大きく、InGaAs層(第三のキャップ 層)より電子親和力が小さいので、キャップ層界面に形 40 成される伝導帯スパイクは第二のキャップ層が無い従来 のヘテロ接合FET(点線)と比べて低下し、トンネル 電流が流れ易くなる。

【0024】図6は本実施例において、第一のキャップ 層47の膜厚を変えたときの室温におけるノンアロイ接 触抵抗率 (ρc) の変化を示す (実線)。点線で示した のは第二のキャップ層の無い従来技術において n形 I n A1As層97の膜厚を変えたときの結果である。第一 のキャップ層の膜厚tn の増加と共にpc が低減され、 tn が10nm以上では一定値に飽和する。ρc の最小値※50

 $%は従来技術では1.4 \times 10^{-6}\Omega cm^2$ であったのが、本 ・発明によれば5. 5×10⁻⁷Ωcm² と約60%低下して _いる。一方、ノンドープ I-n G a-A-s チャネル層におけ るシートキャリア濃度は何れの構造でもt。の変化に対 してほぼ一定に保たれ(~3.6×10¹²/cm²)、シ ート抵抗(rs)も両構造でほぼ同等になる。これらの ことから、本実施例ではrs を増加させることなくノン アロイオーミック接触におけるρc を一層低減でき、素 子の寄生抵抗を低減できる。また、ノンドープInAl As層46上にゲート電極を形成するためゲート耐圧も 確保できる。

【0025】(第三の実施例)図7は本発明によるFE Tの第三の実施例の構造図である。図において、10は S. I. InP基板、71はバッファ層を構成するノン ドープInAIAs層、72はチャネル層を構成するノ ンドープInGaAs層、73はスペーサ層を構成する ノンドープInAlAs層、74はSiプレーナドープ 層、75は電子供給層を構成するn形InAlAs層、 76はショットキー層を構成するノンドープ I n A l A s層、77、78、79はキャップ層であり、各々n形 InAlAs層(第一のキャップ層)、n形In(Al Ga)As組成グレーディッド層(第二のキャップ 層)、n形InGaAs層(第三のキャップ層)によっ て構成される。115、110、12は各々ソース電 極、ドレイン電極、ゲート電極である。本実施例の特徴 はn形InAlAsキャップ層77とn形InGaAs キャップ層79の界面にn形In (AlGa) As組成 グレーディッド層78を挿入したことである。

【0026】このようなヘテロ接合FETは以下のよう

にして作製される。(100)S. I. InP基板10* *上に例えば、MBE成長法により、

ノンドープInAlAs層71

... 200 nm.

10

ノンドープInGaAs層72

...4 Onn.

ノンドープInAlAs層73

...3 nm.

Siプレーナドープ層74 (シート濃度5×1012/cm²)

n形InAlAs層75 (不純物濃度2×10¹⁸/cm³) …15nm、

ノンドープInAlAs層76 …20nm、

n形InAlAs層77 (不純物濃度5×10¹⁸/cm³) …20nm、

n形In(Aly Ga1-y)As層48(y=1→0)(不純物濃度5×10

18/cm³) ...5nm.

n形InGaAs層79 (不純物濃度5×1018/cm³) …20nm、

を順次成長する。

【0027】次に、n形InGaAs層79上に例えば AuGe/Ni/Auなどの金属を蒸着することにより ソース電極11Sとドレイン電極11Dを形成する。さらに、ソース電極11Sとドレイン電極11Dによって 挟まれた領域には、例えば、EB露光法により形成した レジスタパタンをマスクとしてエピタキシャル層の一部 をエッチング除去することによりノンドープInA1A s層76表面を露出し、例えばTi/Pt/Auなどの 20 金属を蒸着することによってゲート電極12を形成する。このようにして、図7のようなヘテロ接合FETが 作製される。

【0028】図8は本実施例のn形I-n Ga A s キャッープ層79とノンドープI n A 1 A s バッファ層71の間における伝導帯プロファイルを示す。作用の項で述べたように、I n (A I, Ga1-y) A s 層78 (第二のキャップ層)のA 1 組成比yは第一のキャップ層77から第三のキャップ層79に向かって1から0に徐々に減少されているので、伝導帯スパイクが存在せずボテンシャ30ルバリヤが更に低下するため、トンネル電流が極めて流れ易くなる。第二の実施例と同様に、シートキャリア濃度は従来構造とほぼ同等で、シート抵抗(rs)もほぼ同等になる。これらのことから、本実施例ではrsを増加させることなくノンアロイオーミック接触における接触抵抗率(ρc)を一層低減でき、素子の寄生抵抗を低減できる。また、ノンドープIn A 1 A s 層76上にゲート電極を形成するためゲート耐圧も確保できる。

【0029】第三の実施例ではn形In(Aly Ga 1-y)As層78の組成yを連続的に変化させたが、こ 40の層を複数のIn(Aly Ga1-y)As層として、組成yを段階的に変化させても同様の効果がある。

【0030】以上の実施例では、電流供給層としてSiプレーナドープ層を採用しているが、これを高不純物濃度のn形InAlAs層で置き換えてもよい。また、以上の実施例では第一のキャリア層として不純物濃度が一様のn形InAlAs層を用いているが、これを少なくとも一層のSiプレーナドープ層を含むInAlAs層で置き換えてもよい。

【0031】また、InGaAs層の結晶組成はInP※50 る。

※基板に格子整合するIno.53Gao.47Asであればよいが、例えば、InGaAsチャネル層や第三のキャップ層としてIno.53+xGao.47-xAs(-0.53
53
0.47) 歪層を採用してもよい。同様に、InAlAs層の結晶組成はInP基板に格子整合するIno.52Alo.48Asであればよいが、これもIno.52+xAlo.48-xAs(-0.52
52
2
0.48) 歪層であってもよい。

20 [0032]

【発明の効果】以上の詳細な説明から明らかなように、本発明によれば、InAlAs/InGaAs系のヘテロ接合FETにおいてキャップ層をn形InAlAs層からなる第一のキャップ層、第三のキャップ層、n形InAlAs層からなる第三のキャップ層の三層構造とすることにおり、キャップ層界面でのポテンシャルバリヤを低下させることができ、シートキャリア濃度を低下させることなく接触抵抗率を減少し、寄生抵抗の低減、利得および雑音性能の更なる向上が可能になる。

30 【図面の簡単な説明】

【図1】本発明によるヘテロ接合FETの第一の実施例の構造図である。

【図2】本発明によるヘテロ接合FETの第一の実施例におけるボテンシャルバンド図である。

【図3】本発明によるヘテロ接合FETの第一の実施例における接触抵抗率のn形InAlAsキャップ層厚依存性である。

【図4】本発明によるヘテロ接合FETの第二の実施例の構造図である。

【図5】本発明によるヘテロ接合FETの第二の実施例 におけるポテンシャルバンド図である。

【図6】本発明によるヘテロ接合FETの第二の実施例 における接触抵抗率の n形 I n A l A s キャップ層厚依 存性である。

【図7】本発明によるヘテロ接合FETの第三の実施例の構造図である。

【図8】本発明によるヘテロ接合FETの第三の実施例 におけるポテンシャルバンド図である。

【図9】従来技術によるヘテロ接合FETの構造図であ

【図10】従来技術によるヘテロ接合FETにおけるポテンシャルバンド図である。

【符号の説明】

1, 3, 6, 41, 43, 46, 71, 73, 76, 9

1、93、96 ノンドープInAlAs層

2、8、42、72、92 ノンドープInGaAs層

4、44、74、94 Siプレーナドーピング層

12

5、7、45、47、75、77、95、97 n形I

nAlAs層

9、49、79、99 n形InGaAs層


10 S. I. InP基板

11S、11D オーム性電極


12 ショットキー電極

48、78 n形InAlGaAs層


【図1】




【図2】




【図3】



【図4】



【図5】



【図6】

